Re: GUERRE ST-AMIGA, FIGHT ! (Mauvaise foi assurée)

[rocky007]

mais c'est pas possible d'être aussi bouché.  Cerberus a demandé la bande passante du C64.

  Question aux spécheulistes, un C64 ça a quelle bande passante?
    À quelle vitesse en Ko/s on peut effacer la RAM
    À quelle vitesse en Ko/s on peut copier la RAM

    Je sais que y a une histoire de page pour gratter du cycle, tout ça mais je n'ai pas idée des perfs qu'on peut avoir avec des routines optimisées (déroulées, code généré)
    J'ai regardé quelques sites sans avoir de réponse chiffrée
    ( https://codebase64.org/ par exemple )
    Merciiiiii

donc clairement, cerberus veut connaître la bande passante maximale du C64, et ensuite le débit effectif en situation.  il suffit de lire le français.
et preuve que je parle bien de la bande passante maximale, je n'aborde pas justement les déroulés, boucle, page zero, etc...

c'est fou, en 2023 tu découvres les collisions, en 2024 tu découvres ce que veux dire bande passante    tu progresses bien... espérons que tu passes vite au chapitre optimisation pour terminer ton shoot avant ta mort.

[touko]

Mais bordel,il veux connaitre juste les débit en effacement/copie rien de plus .

Et toi tu réponds :

si tu désactive l'affichage de l'écran, copie c'est 1 octet par 2 cycle, soit 500k/s, effacement 1 octet/ cycle soit 1mb/s.

Donc c'est clair, tu dis 1 cycle pour effacer la RAM, et 2 pour copier .Cherches pas à tortiller du cul, t'as tors .

[youki]

Et bien il te semble mal, car la question c'est qu'elle est la BP du C64 en copie et effacement de la RAM, donc expliques moi où tu trouves qu'il fait du 1 cycle/octet . 
Pour effacer la RAM c'est du sta xxxx donc 3 cycles en ZP et 4 sinon, en copie c'est lda xxxx/sta yyyy soit 6 cycles mini si ZP et jusqu'à 8 cycles mini .
Le fait qu'il accède à la ram tous les 1/2 cycles et non pas tous les cycles de toutes façons, n'en fait pas non plus du 1 cycle/octet .Donc même en prenant les gens pour des cons, ça reste faux qd même .

Je rebondissais juste sur ta phrase :

c'est que clairement il n'a jamais touché un CPU de près pour sortir qu'un 6502 fait du 1cycle/octet .

Techniquement un CPU 8 bit traite un octet par cycle.   Simply fact.

Apres votre débat avec Rocky , franchement , j'ai pas suivi.  Et je m'en fou.

[touko]

Techniquement un CPU 8 bit traite un octet par cycle.   Simply fact.

Ok, t'as raison . 
On parle copie/effacement et tu réponds à côté .

[tapomag]

Ça dépend du traitement, Youki

[rocky007]

mais t'es vraiment trop con c'est pas possible !
si ton te donne une bande passante théorique de 500000 octets / sec, ça veut bien dire qu'en théorie tu peux écrire 500000 octets... l'effacement pour toi c'est quoi ? 

ensuite, selon l'architecture, et les instructions, évidement cela va varier

[touko]

Non mais bientôt il vont t'expliquer que tu fais de la copie juste avec le cycle pris par le fetch de l'instruction .

si ton te donne une bande passante théorique de 500000 octets / sec, ça veut bien dire qu'en théorie tu peux écrire 500000 octets... l'effacement pour toi c'est quoi ?

Espèce de tâche, en théorie ça veut rien dire puisque tu as besoin de minimum 3 cycles pour écrire un octet donc tes 500.000 octets c'est dans tes rêves le beauf .Qd à la copie même pas la peine d'en parler vu comment tu comprends les choses .

[Copper]

Question aux spécheulistes, un CPC 464 ça a quelle bande passante?
À quelle vitesse en Ko/s on peut effacer la RAM
À quelle vitesse en Ko/s on peut copier la RAM

Merciiiiii

[touko]

ensuite, selon l'architecture, et les instructions, évidement cela va varier

Mais bien sur, hop pirouette cacahuète . 
T'es déjà à la rue avec tes 500.000 octets théoriques vu qu'en pratique c'est 333.000 octets pour l'effacement, mais irréalistes bien sur car cela correspond à que des accès en ZP, c'est sur qu'avec le doigt mouillé de notre banane nationale, le C64 peut être même plus rapide qu'un ARM .

Question aux spécheulistes, un CPC 464 ça a quelle bande passante?
À quelle vitesse en Ko/s on peut effacer la RAM
À quelle vitesse en Ko/s on peut copier la RAM

Merciiiiii

Bah 4.5mhz en 1 cycle/octet puisque 8 bits 

[rocky007]

Non mais bientôt il vont t'expliquer que tu fais de la copie juste avec le cycle pris par le fetch de l'instruction .

si ton te donne une bande passante théorique de 500000 octets / sec, ça veut bien dire qu'en théorie tu peux écrire 500000 octets... l'effacement pour toi c'est quoi ?

Espèce de tâche, en théorie ça veut rien dire puisque tu as besoin de minimum 3 cycles pour écrire un octet donc tes 500.000 octets c'est dans tes rêves le beauf .Qd à la copie même pas la peine d'en parler vu comment tu comprends les choses .

bref, 50 posts et tu ne sais pas ce que veut dire bande passante.. tu tournes en rond et tu te ridiculises de plus en plus..

[rocky007]

ensuite, selon l'architecture, et les instructions, évidement cela va varier

Mais bien sur, hop pirouette cacahuète . 
T'es déjà à la rue avec tes 500.000 octets théoriques vu qu'en pratique c'est 333.000 octets pour l'effacement, mais irréalistes bien sur car cela correspond à que des accès en ZP, c'est sur qu'avec le doigt mouillé de notre banane nationale, le C64 peut être même plus rapide qu'un ARM .

mais qu'est ce tu es con, c'est inimaginable.. je prend le chiffre de 500000 octets au pif pour illustrer mon post, et toi tu t'amuses à démontrer le contraire !!!!  mais t'es à un niveau de débilité rarement vu

les chiffres du C64 je le ai posté il y a 1 mois et il sont exact.

[touko]

50 posts que tu racontes de la merde, et t'as toujours pas répondu à une question simple avec tes débits qui même théoriques sont pourris .
D'ailleurs ta réponse parle pour toi, tu parles bien d'effacement/copie, donc tu essayes comme un blaireau de te raccrocher aux branches avec tous les subterfuges que tu utilises habituellement pour essayer de sortir la tête de l'eau .

Je remets ça là, histoire que ça parte pas dans l'oubli:

si tu désactive l'affichage de l'écran, copie c'est 1 octet par 2 cycle, soit 500k/s, effacement 1 octet/ cycle soit 1mb/s.

Donc effacement c'est encore pire tu parles de 1Mo/s, c'est encore plus pitoyable . 
copie 500Ko/s 

Donc tu vas m'expliquer ce qu'est de la copie, et de l'effacement pour toi .

[youki]

A toute fin utile :

The bandwidth of a processor like the 6502 can be approximated based on its clock frequency and the number of cycles required to access memory. Bandwidth represents the amount of data the processor can process or transfer per second. In the case of the 6502, here’s how we can estimate it:

1. Clock frequency

The 6502 was often used with clock frequencies ranging from 1 MHz to around 2 MHz, depending on the systems. For example:

• Commodore 64: 1.023 MHz
  
• Atari 2600: 1.19 MHz
  
• Apple II: 1 MHz
  

2. Bytes per cycle

The 6502 generally processes 1 byte per memory cycle, whether reading an instruction or reading/writing data from/to memory. Each memory cycle handles 1 byte.

3. Number of cycles per instruction

The 6502's instructions typically take between 2 and 7 clock cycles to execute. However, for simplicity, we assume a single cycle to estimate the maximum bandwidth.

4. Bandwidth calculation

Bandwidth can be calculated from the clock frequency and the number of bytes processed per cycle:
Bandwidth=Clock frequency×Bytes per cycle\text{Bandwidth} = \text{Clock frequency} \times \text{Bytes per cycle}Bandwidth=Clock frequency×Bytes per cycle
For example, with a clock frequency of 1 MHz (1,000,000 cycles per second) and 1 byte per memory cycle:
Bandwidth=1,000,000 Hz×1 byte per cycle=1,000,000 bytes/s\text{Bandwidth} = 1,000,000 \, \text{Hz} \times 1 \, \text{byte per cycle} = 1,000,000 \, \text{bytes/s}Bandwidth=1,000,000Hz×1byte per cycle=1,000,000bytes/s
Converting this to megabytes per second (MB/s) gives:
Bandwidth=1,000,0001,048,576 bytes/s≈0.95 MB/s\text{Bandwidth} = \frac{1,000,000}{1,048,576} \, \text{bytes/s} \approx 0.95 \, \text{MB/s}Bandwidth=1,048,5761,000,000​bytes/s≈0.95MB/s

5. Example for different frequencies

• 1 MHz: approximately 0.95 MB/s
  
• 2 MHz: approximately 1.9 MB/s
  

Limiting factors:

• Additional cycles: Since some instructions take multiple clock cycles to execute, the effective bandwidth can be lower, depending on the type of code being executed.
  
• Memory access: The speed of memory access can also affect performance.
  

Conclusion

The theoretical maximum bandwidth of a 6502 running at 1 MHz is around 0.95 MB/s (or 1 MB/s for rounding). However, in practice, it’s often lower due to the additional cycles needed to execute instructions.

[touko]

Putain mais c'est pas possible youki, on parle de copie et d'effacement bordel, donc qd tu mets le petit octet en RAM ..

However, in practice, it’s often lower due to the additional cycles needed to execute instructions.

The 6502's instructions typically take between 2 and 7 clock cycles to execute. However, for simplicity, we assume a single cycle to estimate the maximum bandwidth.

Voilà, tu apportes la réponse toi même .
Tu peux effacer la RAM en 3 cycles min , et copier en 6, c'est le but de la question, et c'est ce qu'à pondu rocky avec ses 1 cycles/octet .
Donc en effacement la BP est juste minimum 3x plus petite et 6 mini pour la copie .
Tu n'as rien en dessous de 3 cycles en ce qui concerne la RAM .

[youki]

La BP du 6502 à 1 MZ pour la copie vers la RAM  , c'est environ 120k/s a vu de nez .

[touko]

Ca va dépendre des régions concernées et du type d'adressage .

Donc ouai en IDLE t'as 1 Mo/s de BP, génial(je pense que tous les codeurs sont super contents de savoir qu'un CPU dépote qd il ne fait rien)  

[rocky007]

pour Touko, car ce le dépasse visiblement :

La bande passante d'un CPU (unité centrale de traitement) fait référence à la quantité de données qu'il peut transférer entre ses différents composants (comme la mémoire RAM, le cache ou les périphériques) en une période de temps donnée. Elle est généralement mesurée en bits par seconde (bits/s) ou octets par seconde (Mo/s), et elle est un indicateur clé de la capacité du processeur à accéder aux données dont il a besoin pour effectuer ses calculs.

Bande passante théorique : C'est la limite maximale du débit de données que le CPU peut atteindre, en fonction de sa fréquence d'horloge et de la largeur de son bus de données. Cela se calcule en multipliant la fréquence d'horloge par la largeur du bus de données.

il y a un moment faut que tu redescendes sur terre.  à 51 ans, t'es toujours pas foutu de faire des collisions et le chef d’œuvre de ta vie est un jeu naze de combat indique d'un ZX81 dont le seul point fort est qu'ils se pissent dessus ?  et tu viens me donner des leçons de cycles instructions ?  on aura tout vu, surtout du mec qui s'est chié dessus quand je lui ai proposé un concours de coding ASM avec 10000 € à la clé... 

tu peux effacer la RAM en 3 cycles min , et copier en 6, c'est le but de la question,

non le but de la question de cerberus à laquelle j'ai répondu était de connaitre la bande passante C64

[touko]

Aller encore la même rengaine de trou du cul pour essayer d'attirer l'attention sur autre chose .

non le but de la question de cerberus était de connaitre la bande passante C64

Mais oui, c'est pour ça que tu rajoutes 1 cycle/octet en effacement/copie avec débits    

Tu es JUSTE NUL , point barre .

[rocky007]

quand on te donne une bande passante, que ce soit pour un effacement ou un copie, cela ne change rien, c'est la bande passante théorique maximale du C64.

et ensuite, selon comment tu codes ta routines, tu auras débit effectif.  c'est pourtant d'une simplicité à comprendre, même pour toi.

[touko]

Bon je pense que je vais arrêter avec la saucisse de service, qd on te demande des débits mémoires, c'est pas théorique, mais pratique avec instructions, t'es juste un flan .

La preuve youki te donne 120ko/s réels(qui sont corrects pour moi), et toi t'es toujours dans ton rond point avec tes 500Ko théoriques complétement pétés et débiles qui n'existent pas car c'est impossible .

et ensuite, selon comment tu codes ta routines, tu auras débit effectif.  c'est pourtant d'une simplicité à comprendre, même pour toi.

Et ???
Ca change rien, t'auras jamais ton débit fantomatique sorti de ton cerveau malade .Je te l'ai expliqué simplement, même pour toi cela devrait être simple à comprendre .
C'est 3 cycles mini et 6 mini, mini ça veut dire dans le meilleurs des cas, en fonctions des zones mémoire et du type d'adressage, code unrollé ou pas .
Tu espères m'apprendre quoi avec ta phrase inutile ?

[rocky007]

  Question aux spécheulistes, un C64 ça a quelle bande passante?
    À quelle vitesse en Ko/s on peut effacer la RAM
    À quelle vitesse en Ko/s on peut copier la RAM

il y a 3 questions distinctes.  toi pas lire français ? du reste tu noteras que je ne t'ai pas repris sur ta réponse qui a suivi la mienne.  preuve encore qu'on parlait bien de 2 sujets différents.

[youki]

 t'es juste un flan .

Tu es JUSTE NUL , point barre .

Faudrait savoir !!..;  C'est  juste un flan ou il est juste nul ??? ....   je suis perdu moi avec vos histoire...

[Copper]

Tout à fait pour le CPC ce qui m'intéresse c'est les débits en pratique évidemment sinon j'aurais pas besoin de demander à des spécheulistes !

[touko]

Tout à fait pour le CPC ce qui m'intéresse c'est les débits en pratique évidemment sinon j'aurais pas besoin de demander à des spécheulistes !

D'après la banane shpéchialiste en CPU c'est 4.5mhz en IDLE, donc bcp d'octets copiés/effacés, mais en théorie bien sur,faut pas déconner non plus . 

Donc qd on veut dire à quelqu'un qu'un CPU dispose d'1.000.000 de cycles/s @1mhz, on le dit tel quel, on parle pas de pseudo BP à la con avec copie/effacement + débits sortis de nulle part, pour ensuite parler de théorique histoire de se raccrocher aux branches .
La BP/s ou /frame c'est le nb de cycles totaux dont le CPU dispose, la BP pour le code, c'est totalement différent, vu que les instructions sur 6502 prennent minimum 2 cycles .Donc en fonction des instructions utilisées, la BP disponible, va s'écrouler et refléter celle réelle dispo en situ . 

Donc si rocky maitrisait son sujet il aurait dit:

La BP c'est  1mb/s.

Et basta, mais bon comme il parle ensuite de débit en effacement/copie, cela implique d'utiliser les instructions, donc ses calculs de débits deviennent archi faux .

[tapomag]

Je veux pas pinailler, mais la bande passante ne va pas s'écrouler, elle restera constante.
Enfin on l'espère, sinon on est bon pour le prix nobel de physique.
Ce sont les perfs qui vont s'écrouler. 

J'arrête là, ne voulant pas être responsable de la crise d'apoplexie de Touko

[youki]

Le CPC , c'est 150k par seconde la BP pour copier en RAM , toujours a vu de nez...

[rocky007]

quand on veut expliquer le détail d'un débit en pratique, on indique les différentes possibilités / optimisations avec à chaque fois le calcul de cycle.  en ais-je parlé ? non, preuve que je parlais bien du débit théorique. 

non mais sérieux, je crois rêver...  je codais en 68000 que tu pissais encore au lit, et tu veux m'apprendre les tables d'instructions / cycles ? 

Et basta, mais bon comme il parle ensuite de débit en effacement/copie, cela implique d'utiliser les instructions, donc cela devient archi faux .

non ça indique un volume théorique de données à traiter.

[touko]

Je veux pas pinailler, mais la bande passante ne va pas s'écrouler, elle restera constante.
Enfin on l'espère, sinon on est bon pour le prix nobel de physique.

S'écrouler dans le style où chaque instruction va la réduire fortement à chaque frame étant donné qu'elles prennent des cycles variables .
Tu exécuteras plus d'instruction à 4 cycles, qu'à 6 logique . 

Ce sont les perfs qui vont s'écrouler. 

Oui.

J'arrête là, ne voulant pas être responsable de la crise d'apoplexie de Touko 

[Copper]

Le CPC , c'est 150k par seconde la BP pour copier en RAM , toujours a vu de nez...

Avec LDIR qui prend 24 cycles par octet copié (sauf le dernier qui prend 20 cycles) ca donnerait 4000000 / 24 / 1024 = 162 Ko / s

On peut aller plus vite avec des LDI enchainés  4000000 / 20 / 1024 = 195 Ko / s

[touko]

quand on veut expliquer le détail d'un débit en pratique, on indique les différentes possibilités / optimisations avec à chaque fois le calcul de cycle.  en ais-je parlé ? non, preuve que je parlais bien du débit théorique. 

Ah d'accord, donc là :

si tu désactive l'affichage de l'écran, copie c'est 1 octet par 2 cycle, soit 500k/s, effacement 1 octet/ cycle soit 1mb/s.

Tu m'expliques que tu parles de débits théoriques, sans le dire dans ta réponse et sans instructions pour faire la copie/effacement ?
T'es fort qd même .
Donc tu induis bien celui qui pose la question, en erreur avec tes débits théoriques farfelus sans le préciser.

[rocky007]

c'est pas compliqué à comprendre , je t'ai donné le définition de bande passante :

Bande passante théorique : C'est la limite maximale du débit de données que le CPU peut atteindre, en fonction de sa fréquence d'horloge et de la largeur de son bus de données. Cela se calcule en multipliant la fréquence d'horloge par la largeur du bus de données.

Cerberus demande la bande passante du C64, c'est donc exactement le calcul que j'ai fait :  6510 qui tourne à 1.023Mhz ( en NTSC ) , soit 1023000 cycles /s, soit une bande passante de 1,023 Mo/s.
ou vois-tu que je tiens compte des cycles d'une quelconque instruction dans mon calcul ?   ais-je indiqué des variantes selon les optimisations selon boucle,déroulé, page zero, etc.?   ben non, preuve que je parlais bien de valeur brute. 

Bref, t'es un parfait guignol qui ridiculise une fois de plus le clan amiga.