Re: [UCHRONIE] 1978 MOS Technology le processeur 65000 16/32 bit RISC

[Invité]

Oui t'es obligé de casser la compatibilité , rien que parce que le 6502 est un proc CISC !

L'accumulateur est un registre particulier dédié aux calculs.

Par contre j'ai tenté de créer l'instruction set du 65000 pour le fun (avec du coup des instruction minimaliste qui rentrerait sur 25-30 000 transistor).
ben en faite sur des opcodes 16 bits (la taille du bus) , c'est vraiment chaud 24 registres , du coup 8 registres généraux et plus envisageable
Pour ma part des registres multi usage est je pense faisable sur le 65000.
Je ne rejoins pas touko pour les 3 accu , les proc RISC demande pas mal de registre.

[Invité]

Comme le dit kannagi, plus de compatibilité 6502 .

Je ne rejoins pas touko pour les 3 accu , les proc RISC demande pas mal de registre.

Ah mais j'étais pas parti sur du RISC moi, mais une alternative au 68k à moindre frais .
Parce que que si il faut absolument du RISC, je suis d'accord, faut oublier le 65816 custom,et repartir de 0 .

[babsimov]

Oui t'es obligé de casser la compatibilité , rien que parce que le 6502 est un proc CISC !

C'est un peu aussi pour ça que je suis parti sur du RISC, c'était vraiment nouveau à l'époque et comme ça pas de parallèle avec le 65816.

L'accumulateur est un registre particulier dédié aux calculs.

Merci de l'explication.

Par contre j'ai tenté de créer l'instruction set du 65000 pour le fun (avec du coup des instruction minimaliste qui rentrerait sur 25-30 000 transistor).
ben en faite sur des opcodes 16 bits (la taille du bus) , c'est vraiment chaud 24 registres , du coup 8 registres généraux et plus envisageable 

Chapeau, c'est là que je vois que j'ai pas le même niveau que vous tous.
Avec 30000 transistor l'ARM2 avait 29 registres ? Est ce à dire qu'il avait sacrifié le nombre d'instruction pour avoir plus de registres ?

Pour ma part des registres multi usage est je pense faisable sur le 65000.
Je ne rejoins pas touko pour les 3 accu , les proc RISC demande pas mal de registre.

Mais les 8 registres seulement que tu suggères ne serait ils pas "ridicules" face au 68000 qui en a 16 ?

[babsimov]

Comme le dit kannagi, plus de compatibilité 6502 .

Je ne rejoins pas touko pour les 3 accu , les proc RISC demande pas mal de registre.

Ah mais j'étais pas parti sur du RISC moi, mais une alternative au 68k à moindre frais .
Parce que que si il faut absolument du RISC, je suis d'accord, faut oublier le 65816 custom,et repartir de 0 .

Je voulais aussi faire un peu "choc" avec du RISC dès 1978 par le créateur du 6502 qui déjà à son époque avait été un choc puissance/prix.

[Invité]

Normalement le RISC  demande pas plus de transistor qu'un CISC (ARM2 est un bon exemple , il est un peu moins que le 68k en terme de transistor count) et l'autre avantage ,c'est un proc facile à designer (donc on peu supposer que Chuck Peddle est choisi ce type archi pour ça aussi).
Il faudrait vraiment que je le retrouve le PDF, mais j'avais vu que le 68k c'est un proc qui demande pas mal de monde pour le designer comparer à un RISC où seulement quelque personne (pour un proc de l'époque) pouvait le faire.

Avec 30000 transistor l'ARM2 avait 29 registres ? Est ce à dire qu'il avait sacrifié le nombre d'instruction pour avoir plus de registres ?

Oui je vois que ça comme explication , après je ne dis pas que je suis expert en création de CPU ,mais oui faut sacrifier sur quelque instruction ^^
Mon instruction set ,j'ai tenté qu'il soit équilibré de partout.

Mais les 8 registres seulement que tu suggères ne serait ils pas "ridicules" face au 68000 qui en a 16 ?

Non pas ridicule , a la limite avoir 16 c'est possible ,en compression bien le jeu d'instructions

Par contre je pense que le mul/div vu le nombre de transistor demandé , c'est pas possible ah ah XD
(Sauf si astuce il y'a en utilisant l'ALU ?)

[babsimov]

Normalement le RISC  demande pas plus de transistor qu'un CISC (ARM2 est un bon exemple , il est un peu moins que le 68k en terme de transistor count) et l'autre avantage ,c'est un proc facile à designer (donc on peu supposer que Chuck Peddle est choisi ce type archi pour ça aussi).
Il faudrait vraiment que je le retrouve le PDF, mais j'avais vu que le 68k c'est un proc qui demande pas mal de monde pour le designer comparer à un RISC où seulement quelque personne (pour un proc de l'époque) pouvait le faire.

Ce serait effectivement surement intéressant à lire.

Avec 30000 transistor l'ARM2 avait 29 registres ? Est ce à dire qu'il avait sacrifié le nombre d'instruction pour avoir plus de registres ?

Oui je vois que ça comme explication , après je ne dis pas que je suis expert en création de CPU ,mais oui faut sacrifier sur quelque instruction ^^
Mon instruction set ,j'ai tenté qu'il soit équilibré de partout.

Le choix fait sur ARM a montré que c'était peut être le bon, vu son succès sur téléphone. Par contre comme processeur desktop, clairement il a été oublié.

Je n'y connais rien en instruction set, mais t'es tu basé sur le PDP11, comme je l'indiquais ? D'ailleurs étais ce crédible ? Les instructions les plus courantes. A priori sur le set d'instruction des CISC, seuls 20 % était souvent utilisé et c'était le plus simple en plus. C'est la base du concept du RISC.

Mais les 8 registres seulement que tu suggères ne serait ils pas "ridicules" face au 68000 qui en a 16 ?

Non pas ridicule , a la limite avoir 16 c'est possible ,en compression bien le jeu d'instructions 

Par contre je pense que le mul/div vu le nombre de transistor demandé , c'est pas possible ah ah XD
(Sauf si astuce il y'a en utilisant l'ALU ?)

Je crois justement que l'ARM premier du nom n'avait pas la mul et div. Alors là ALU j'ai déjà lu ça, mais je visualise pas ce que ça fait dans le processeur. Je l'ai dit je ne suis qu'un utilisateur. J'ai essayé de faire de mon mieux avec ce que j'ai lu.

EDIT : Il faudrait combien de transistor pour avoir div et mul ? Le 68000 en aurait eu 40000 en fait. Comme à l'époque MOS Technology avait un procédé de gravure plus efficace, on peut imaginer qu'il pourrait produire un 65000 à 35000/40000 transistors pour le tarif que j'ai indiqué, c'est à dire nettement moins cher que Motorola, parce que moins de pertes à la production (c'était le cas du 6502).

En ce moment je réfléchis au DSP à la place de FPU, mais ça m'a l'air quand même deux mondes différents. Avec certains points commun, mais l'un ne semble pas pouvoir remplacer l'autre, surtout au début. Mais je commence juste mes lectures et j'ai déjà découvert plein ce chose sur les balbutiement des microprocesseur, FPU, DSP etc... C'est très intéressant, même si deux ou trois concepts sont encore bien obscur pour moi.

[Invité]

ARM s'est orienté dans l'embarquée donc la puissance ils s'en foutait un peu par la suite, c'est que récemment qu'il se remet dans les calculs haute performance.

Je me suis pas inspiré de l'instruction set du PDP11 parce que je le connais pas
Me suis inspiré des principaux processeurs RISC que je connais donc le MIPS,PowerPC,SH-2,ARM
(Meme si le MIPS doit être ma plus grosse inspiration ^^ )

Je connais pas le nombre de transistor pour la div , mais le mul 8 bits c'est 3000 transistor mini et le mul 16 bits c'est 9000 ( mais c'est des moyennes , peut etre qu'on peut faire moins qui sait ) , peut être que le 68000 utilise un 8 bit en interne et l'utilise plusieurs fois.
Mais sur une autre source j'avais vu 60 000 transistor pour le 68k.

Pour ALU : L'unité arithmétique et logique (UAL, en anglais arithmetic–logic unit, ALU) , en gros la partie qui fait des calcul basiques comme la soustraction , les calcul logique (AND , OR etc etc)
On peut supposer que le processeur utilise l'ALU pour le mul (donc on utilise pas des transistor supplémentaire) , vu que le mul c'est une succession d'addition/décalage binaire et la div pareil(mais soustraction /décalage).
Mais c'est juste une supposition ,je sais pas si c'est très efficace par contre

[babsimov]

ARM s'est orienté dans l'embarquée donc la puissance ils s'en foutait un peu par la suite, c'est que récemment qu'il se remet dans les calculs haute performance.

Je me suis pas inspiré de l'instruction set du PDP11 parce que je le connais pas
Me suis inspiré des principaux processeurs RISC que je connais donc le MIPS,PowerPC,SH-2,ARM
(Meme si le MIPS doit être ma plus grosse inspiration ^^ )

Au début de l'ARM c'était un processeur tout à fait acceptable en desktop, après, forcément il a pris du retard et comme Acorn a laissé tombé l'informatique personnelle, il n'avait plus de place entre Pentium et PowerPC.

C'est certain que tu avais de bonnes bases. J'avais trouvé un document qui comparait les architectures RISC et le PA-RISC m'avait semblé la meilleure en terme de rapport fréquence/puissance. C'était celui choisit par Commodore, c'est pour ça que j'avais voulu en savoir plus au départ sur le PA-RISC.

Je connais pas le nombre de transistor pour la div , mais le mul 8 bits c'est 3000 transistor mini et le mul 16 bits c'est 9000 ( mais c'est des moyennes , peut etre qu'on peut faire moins qui sait ) , peut être que le 68000 utilise un 8 bit en interne et l'utilise plusieurs fois.

C'est précis le décompte de transistor, là avec 25000 tu es arrivé à combien d'instructions ? Ca permettrait de compléter les informations sur le 65000 au début du sujet.
J'aime bien l'idée d'un mul 8 bit utilisé plusieurs fois, même si ce n'est pas, à mon avis dans la philosophie du 68000 qui semblait être au contraire "la rolls" des processeurs de l'époque et je vois mal des bidouilles dans une rolls.
Mais, par contre sur un RISC genre 65000, on pourrait imaginer que les instructions sont 8 bit, mais répétée 4 fois par cycle avec des pipelines ou alors 16 bit mais répété 2 fois. Bien que 32 bit de base est nettement élégant et professionnel, à mon avis.

Mais sur une autre source j'avais vu 60 000 transistor pour le 68k.

Ce que j'avais lu c'était la légende que le nom du 68000 venait du fait qu'il y avait 68000 transistors. Mais, je pense que c'est plus une légende qu'autre chose avec le recul. Motorola avait la gamme 6800 et ils ont voulu rester avec comme base du nom le 68 (comme dans l'Uchronie avec le 65).

Pour ALU : L'unité arithmétique et logique (UAL, en anglais arithmetic–logic unit, ALU) , en gros  la partie qui fait des calcul basiques comme la soustraction , les calcul logique (AND , OR etc etc)
On peut supposer que le processeur utilise l'ALU pour le mul (donc on utilise pas des transistor supplémentaire) , vu que le mul c'est une succession d'addition/décalage binaire et la div pareil(mais soustraction /décalage).
Mais c'est juste une supposition ,je sais pas si c'est très efficace par contre 

Eh bien je crois que tu as tout à fait raison, il me semblait que sur le sujet Archimedes à un moment le point des multiplications et divisions avait été soulevé et qu'il avait été expliqué que c'était fait avec addition et soustraction. D'ailleurs c'est tout à fait logique dans l'esprit du RISC. Deux instructions gourmandes en transistors qui peuvent être remplacé par l'utilisation répétée de deux plus simples.
Merci pour l'explication de l'ALU.


Le truc que j'aimerais en fait intégrer à la réflexion c'est une MMU basique dans le 65000 pour la protection mémoire. Et je pensais qu'à côté il y aurait un composant complémentaire pour gérer la mémoire virtuel et le SMP entre plusieurs 65000. Car c'est un processeur pour station de travail au départ que je visais et je pensais bien sur multiprocesseur. 
Mais de ce que j'ai compris une MMU c'est plusieurs millier de transistor (au moins 30000 je crois) et c'était hyper cher, plus qu'un processeur. Alors l'intégrer, même en version simplifiée, me parait pas très crédible.
Mais il est évident que pour avoir un UNIX dès le départ, il faut que le 65000 ait eu une solution de protection mémoire à côté.

[Invité]

Au début de l'ARM c'était un processeur tout à fait acceptable en desktop, après, forcément il a pris du retard et comme Acorn a laissé tombé l'informatique personnelle, il n'avait plus de place entre Pentium et PowerPC.

C'est certain que tu avais de bonnes bases. J'avais trouvé un document qui comparait les architectures RISC et le PA-RISC m'avait semblé la meilleure en terme de rapport fréquence/puissance. C'était celui choisit par Commodore, c'est pour ça que j'avais voulu en savoir plus au départ sur le PA-RISC.

Oui l'ARM au début était très bien , dommage qu'il y'a pas eu beaucoup d'ordinateur qui l'ont choisi.
Niveau console la GBA est la première qui l'a utilisé (très bon choix d'ailleurs , vu que c'était un proc assez puissant pour une console portable).

Le truc du PA-RISC ,c'est que le PowerPC au moyen terme semblait un meilleur choix (dans les années 90 le PowerPC était meilleur que le Pentium même à fréquence inférieur).
C'est juste à partir des années 2002-2003 a peu près que Intel s'est demarqué et que peu de proc ont réussi à le dépasser (je pense néanmoins que le Xenon ou le CELL ont était meilleur que les procs Intel).
Meme actuellement ARM a encore un peu du mal devant l'avancé de Intel/AMD en terme d'optimisation.

C'est précis le décompte de transistor, là avec 25000 tu es arrivé à combien d'instructions ? Ca permettrait de compléter les informations sur le 65000 au début du sujet.
J'aime bien l'idée d'un mul 8 bit utilisé plusieurs fois, même si ce n'est pas, à mon avis dans la philosophie du 68000 qui semblait être au contraire "la rolls" des processeurs de l'époque et je vois mal des bidouilles dans une rolls.
Mais, par contre sur un RISC genre 65000, on pourrait imaginer que les instructions sont 8 bit, mais répétée 4 fois par cycle avec des pipelines ou alors 16 bit mais répété 2 fois. Bien que 32 bit de base est nettement élégant et professionnel, à mon avis.

Je ne pourrais pas dire pour combien j'ai de transistor pour ça il faudrait le faire  
Mais je pense que les 25000 sont faisable , j'ai moins d'instruction que le 68000 (en plus j'ai pas le div/mul) , mais en plus mes instructions sont plus simple (donc bien moins de transistor , vu que je n'ai pas l'adressage complexe du 68000 sur toute mes instructions vu que c'est un RISC).
Par contre je suis à 16 registres multi usage.

Sinon un 32 bits pour l'époque c'est superflu , ça prend plus de RAM , ça bouffe des cycles supplémentaire sur un bus 16 bits, et la plupart des programme ont besoin du 32 bits qu’exceptionnellement.
Donc faire un 32 bits serait inutile ,  un 16/32 bits est pour ma part est le plus équilibré (en terme de prix/perf)

Ce que j'avais lu c'était la légende que le nom du 68000 venait du fait qu'il y avait 68000 transistors. Mais, je pense que c'est plus une légende qu'autre chose avec le recul. Motorola avait la gamme 6800 et ils ont voulu rester avec comme base du nom le 68 (comme dans l'Uchronie avec le 65).

Tu as surement raison

Le truc que j'aimerais en fait intégrer à la réflexion c'est une MMU basique dans le 65000 pour la protection mémoire. Et je pensais qu'à côté il y aurait un composant complémentaire pour gérer la mémoire virtuel et le SMP entre plusieurs 65000. Car c'est un processeur pour station de travail au départ que je visais et je pensais bien sur multiprocesseur. 
Mais de ce que j'ai compris une MMU c'est plusieurs millier de transistor (au moins 30000 je crois) et c'était hyper cher, plus qu'un processeur. Alors l'intégrer, même en version simplifiée, me parait pas très crédible.
Mais il est évident que pour avoir un UNIX dès le départ, il faut que le 65000 ait eu une solution de protection mémoire à côté.

Oui un MMU ça prend pas mal de transistor , mais ça demande pas mal aussi pour ne pas que ça bouffe des cycles CPU.
Malheureusement je connais trop peu les MMU pour donner un avis , vu que en général quand tu programme sur console , tu n'utilise pas le MMU (si il y est).

[Invité]

Mais les 8 registres seulement que tu suggères ne serait ils pas "ridicules" face au 68000 qui en a 16 ?

Etant donnée les accès à la RAM en 1 cycle, 8 registres sont largement suffisants, vaut mieux avoir des instructions utiles comme le mul/div, ou la post/pre incrémentation que des registre supplémentaire, surtout su ce type de CPU .
L'ARM avait bcp de registres car le CPU est censé faire bcp de choses qui généralement sont l'apanage de composant externes comme un blitter,et son instruction SET est plus simple .

Le choix fait sur ARM a montré que c'était peut être le bon, vu son succès sur téléphone. Par contre comme processeur desktop, clairement il a été oublié.

Parce que c'est un CPU qui est intouchable en terme de puissance / watts consommés,car intel ou AMD sont obligé de couper dans le vif pour approcher la conso des ARM, mais dès que la notion d'économie d'énergie n'est plus, il est à la ramasse fasse aux intel/amd, surtout pour les serveurs .
Et finalement c'est bien comme ça, les ARM pour l'embarqué, i86 pour les stations .

[babsimov]

Au début de l'ARM c'était un processeur tout à fait acceptable en desktop, après, forcément il a pris du retard et comme Acorn a laissé tombé l'informatique personnelle, il n'avait plus de place entre Pentium et PowerPC.

C'est certain que tu avais de bonnes bases. J'avais trouvé un document qui comparait les architectures RISC et le PA-RISC m'avait semblé la meilleure en terme de rapport fréquence/puissance. C'était celui choisit par Commodore, c'est pour ça que j'avais voulu en savoir plus au départ sur le PA-RISC.

Oui l'ARM au début était très bien , dommage qu'il y'a pas eu beaucoup d'ordinateur qui l'ont choisi.
Niveau console la GBA est la première qui l'a utilisé (très bon choix d'ailleurs , vu que c'était un proc assez puissant pour une console portable).

C'est aussi qu'Acorn ne souhaitait surement pas voir apparaître un concurrent à l'Archimedes avec un ARM comme processeur. Et, il semble que lorsqu'Acorn a cessé l'informatique personnelle, l'ARM était dépassé en performance par le Pentium et le PowerPC. Par contre niveau consommation c'était idéal pour l'embarqué.

Le truc du PA-RISC ,c'est que le PowerPC au moyen terme semblait un meilleur choix (dans les années 90 le PowerPC était meilleur que le Pentium même à fréquence inférieur).

Alors le choix du PA-RISC à la place du PowerPC par Commodore, à l'époque je comprenais pas. Mais, depuis plusieurs années en gratant sur internet et avec les documents sur Hombre, je pense au contraire que c'était vraiment un excellent choix. 

J'avais trouvé un document bien fait sur les processeurs en 1997, mais la version PDF ne semble plus être en ligne.
Je te met un lien pour télécharger la version que j'avais récupéré :
https://www.mediafire.com/file/upxvj7y5s86y60w/PA-RISC.pdf/file

A la fin il y a un tableau et si j'ai bien fait mes règles de 3, le PA-RISC est de loin de meilleur en rapport fréquence/performance. Il est même au dessus de l'Alpha.

C'est juste à partir des années 2002-2003 a peu près que Intel s'est demarqué et que peu de proc ont réussi à le dépasser (je pense néanmoins que le Xenon ou le CELL ont était meilleur que les procs Intel).
Meme actuellement ARM a encore un peu du mal devant l'avancé de Intel/AMD en terme d'optimisation.

HP avait un partenariat avec Intel pour remplacer le PA-RISC par l'Itanium. Mais l'Itanium était tellement décevant qu'ils ont continué plus longtemps que prévu l'évolution du PA-RISC. 
https://en.wikipedia.org/wiki/PA-RISC

L'Amiga à base de PA-RISC aurait eu une gamme de processeur pendant environ 10 ans. Pas mal quand même. Et peut être que HP qui était partenaire de Commodore sur Hombre aurait continué le PA-RISC au delà de 2005 si l'Amiga RISC se vendait bien.

A côté de ça, le PowerPC est vite devenu un radiateur et ce n'est pas pour rien qu'Apple a basculé sur Intel. Motorola ne parvenait plus à le faire évoluer.

C'est précis le décompte de transistor, là avec 25000 tu es arrivé à combien d'instructions ? Ca permettrait de compléter les informations sur le 65000 au début du sujet.
J'aime bien l'idée d'un mul 8 bit utilisé plusieurs fois, même si ce n'est pas, à mon avis dans la philosophie du 68000 qui semblait être au contraire "la rolls" des processeurs de l'époque et je vois mal des bidouilles dans une rolls.
Mais, par contre sur un RISC genre 65000, on pourrait imaginer que les instructions sont 8 bit, mais répétée 4 fois par cycle avec des pipelines ou alors 16 bit mais répété 2 fois. Bien que 32 bit de base est nettement élégant et professionnel, à mon avis.

Je ne pourrais pas dire pour combien j'ai de transistor pour ça il faudrait le faire   
Mais je pense que les 25000 sont faisable , j'ai moins d'instruction que le 68000 (en plus j'ai pas le div/mul) , mais en plus mes instructions sont plus simple (donc bien moins de transistor , vu que je n'ai pas l'adressage complexe du 68000 sur toute mes instructions vu que c'est un RISC).
Par contre je suis à 16 registres multi usage.

De toute façon de ce que je comprend un RISC n'a pas la div et mul.
Je note pour les 16 registres, mais comme j'aimerais en avoir plus que le 68000, je miserais bien sur 20 (ou on maintiens les 24). Supposons que Bill Mesh a sur optimiser à fond la gravure, comme sur le 6502) ?

Sinon un 32 bits pour l'époque c'est superflu , ça prend plus de RAM , ça bouffe des cycles supplémentaire sur un bus 16 bits, et la plupart des programme ont besoin du 32 bits qu’exceptionnellement.
Donc faire un 32 bits serait inutile ,  un 16/32 bits est pour ma part est le plus équilibré (en terme de prix/perf)

C'est ce que je pensais. 32 bit interne, pour que ce soit une architecture tourné vers l'avenir, mais 16 bit externe pour être à un tarif raisonnable.

Ce que j'avais lu c'était la légende que le nom du 68000 venait du fait qu'il y avait 68000 transistors. Mais, je pense que c'est plus une légende qu'autre chose avec le recul. Motorola avait la gamme 6800 et ils ont voulu rester avec comme base du nom le 68 (comme dans l'Uchronie avec le 65).

Tu as surement raison 

Il faudrait que je fouille plus avant. L'information doit bien se trouver, après tout le 68000 est très connu.

Le truc que j'aimerais en fait intégrer à la réflexion c'est une MMU basique dans le 65000 pour la protection mémoire. Et je pensais qu'à côté il y aurait un composant complémentaire pour gérer la mémoire virtuel et le SMP entre plusieurs 65000. Car c'est un processeur pour station de travail au départ que je visais et je pensais bien sur multiprocesseur. 
Mais de ce que j'ai compris une MMU c'est plusieurs millier de transistor (au moins 30000 je crois) et c'était hyper cher, plus qu'un processeur. Alors l'intégrer, même en version simplifiée, me parait pas très crédible.
Mais il est évident que pour avoir un UNIX dès le départ, il faut que le 65000 ait eu une solution de protection mémoire à côté.

Oui un MMU ça prend pas mal de transistor , mais ça demande pas mal aussi pour ne pas que ça bouffe des cycles CPU.
Malheureusement je connais trop peu les MMU pour donner un avis , vu que en général quand tu programme sur console , tu n'utilise pas le MMU (si il y est).

J'espère que sur internet je trouverais l'information. Je prends le temps de lire ici ou là, de recouper. J'ai déjà trouvé des articles qui décrivent justement les grandes lignes de ce qui se faisait dans ces années dans le monde de l'informatique mini. IBM avait à peu près tout ce qu'il fallait déjà la décennie avant si j'ai bien lu. Mais, attention, je ne suis surement pas assez calé pour proposer une solution vraiment inattendue et originale. Peut être vais simplement finir par rester sur ce que j'ai écrit si je n'arrive pas à trouver une alternative qui pourra passer vos avis bien plus calé que moi.

[babsimov]

Mais les 8 registres seulement que tu suggères ne serait ils pas "ridicules" face au 68000 qui en a 16 ?

Etant donnée les accès à la RAM en 1 cycle, 8 registres sont largement suffisants, vaut mieux avoir des instructions utiles comme le mul/div, ou la post/pre incrémentation que des registre supplémentaire, surtout su ce type de CPU .
L'ARM avait bcp de registres car le CPU est censé faire bcp de choses qui généralement sont l'apanage de composant externes comme un blitter,et son instruction SET est plus simple .

Ce sont des informations très intéressantes en effet. En gros tu me dis qu'on pourrait faire du 65000 un presque RISC en ne sacrifiant pas la div et la mul ?
Par contre pro/pre incrémentation des registres là je sais pas ce que c'est.
L'option des 16 registres proposé par Kannagi ce serait trop ? Sur le papier 8 registres seraient moins vendeurs que les 16 du 68000 non ?
Ca m'intéresse aussi ça que l'ARM peut faire office de blitter. Ca pourrait économiser un blitter. Par contre en 1978 sur un ordinateur en mode texte, un blitter parait "superflu". Le CBM avec GUI de 1981, lui doit avoir un blitter. Et une version externe sera surement plus évolué et complet.

Le choix fait sur ARM a montré que c'était peut être le bon, vu son succès sur téléphone. Par contre comme processeur desktop, clairement il a été oublié.

Parce que c'est un CPU qui est intouchable en terme de puissance / watts consommés,car intel ou AMD sont obligé de couper dans le vif pour approcher la conso des ARM, mais dès que la notion d'économie d'énergie n'est plus, il est à la ramasse fasse aux intel/amd, surtout pour les serveurs .
Et finalement c'est bien comme ça, les ARM pour l'embarqué, i86 pour les stations .

C'est tout à fait ça. Et c'est pour ça qu'après qu'Acorn stoppe sa gamme, plus d'ARM sur desktop.

[Invité]

Alors le choix du PA-RISC à la place du PowerPC par Commodore, à l'époque je comprenais pas. Mais, depuis plusieurs années en gratant sur internet et avec les documents sur Hombre, je pense au contraire que c'était vraiment un excellent choix.

Je pense surtout au Power G3 qui était vraiment un bon proc , assez bien pensé et qui faisait mieux qu'un Pentium 3 (meme a fréquence élevé).
Mais oui le Power PC avant et après était pas exceptionnel (avant il était bien mais sans plus) et après il s'est fait dépassé par Intel.

De toute façon de ce que je comprend un RISC n'a pas la div et mul.
Je note pour les 16 registres, mais comme j'aimerais en avoir plus que le 68000, je miserais bien sur 20 (ou on maintiens les 24). Supposons que Bill Mesh a sur optimiser à fond la gravure, comme sur le 6502) ?

16 registre multi usage suffit à mon sens , surtout que le M68000 n'est pas 16 registre multi usage mais 8 registres de data et 8 registre d'adresse .
Le 65000 aurait l'avantage que le programmeur pourrait utiliser des ces registres suivant ces besoins donc faire 12 registres de data et 4 d'adresse par exemple.

De toute façon de ce que je comprend un RISC n'a pas la div et mul.

Si si de nos jours tout les processeurs RISC on un vrai mul/div , mais à l'époque peut etre pas.
Pour tenter de voir plus clair , je regarde le die du M68000 , un forum en parle : http://gendev.spritesmind.net/forum/viewtopic.php?t=1091
J'ai pas encore lu , mais doit y'avoir des info intéressante.

[babsimov]

Alors le choix du PA-RISC à la place du PowerPC par Commodore, à l'époque je comprenais pas. Mais, depuis plusieurs années en gratant sur internet et avec les documents sur Hombre, je pense au contraire que c'était vraiment un excellent choix.

Je pense surtout au Power G3 qui était vraiment un bon proc , assez bien pensé et qui faisait mieux qu'un Pentium 3 (meme a fréquence élevé).
Mais oui le Power PC avant et après était pas exceptionnel (avant il était bien mais sans plus) et après il s'est fait dépassé par Intel.

Peut être que le G3 fut bien, mais après Motorola a eu du mal. Ils auraient mieux fait en fait, avec le recul, de continuer la série 68000 façon Pentium sur Intel. C'était une gamme bien établie et connue. Le 68060 à 50 mhz si je me souviens bien était équivalent à un pentium 75 (peut être pas sur tout). Il ne chauffait quasiment pas.

De toute façon de ce que je comprend un RISC n'a pas la div et mul.
Je note pour les 16 registres, mais comme j'aimerais en avoir plus que le 68000, je miserais bien sur 20 (ou on maintiens les 24). Supposons que Bill Mesh a sur optimiser à fond la gravure, comme sur le 6502) ?

16 registre multi usage suffit à mon sens , surtout que le M68000 n'est pas 16 registre multi usage mais 8 registres de data et 8 registre d'adresse .
Le 65000 aurait l'avantage que le programmeur pourrait utiliser des ces registres suivant ces besoins donc faire 12 registres de data et 4 d'adresse par exemple.

Pourquoi pas. Par contre, je tiens à ce que ces registres puissent être regroupés par 2. Ce que j'ai lu sur le Z80 et suivant, c'est que c'était une fonction particulièrement appréciée par les programmeurs et si j'ai bien compris cette série de processeur était quasiment la seule à l'avoir.

De toute façon de ce que je comprend un RISC n'a pas la div et mul.

Si si de nos jours tout les processeurs RISC on un vrai mul/div , mais à l'époque peut etre pas.

Nous aurions un 65000 RISC avec la div et la mul en standard, en faisant le choix de réduire le nombre de registre à 16 (ou 18 pour avoir plus que le 68000 sur le papier) ? 
Touko, TotOOntHeMoon, ça vous parait la bonne option pour que le 65000 soit encore mieux ?

Pour tenter de voir plus clair , je regarde le die du M68000 , un forum en parle : http://gendev.spritesmind.net/forum/viewtopic.php?t=1091
J'ai pas encore lu , mais doit y'avoir des info intéressante.

Merci pour cette lecture. Je n'ai, pour l'instant lu que brièvement. Mais, dès le début le créateur du sujet explique que le 68000 est presque un RISC. Il explique que les instructions du 68000 sont en fait plus des description d'un nombre de petite instruction à exécuter dans un ordre précis que de vraie instruction gravées dans le silicium. Les petites instructions (le set de base) elles sont les seules à être gravé dedans. J'ai mal compris ?

[babsimov]

J'ai trouvé une page qui indique le nombre de transistors dans certains processeurs :
https://en.wikipedia.org/wiki/Transistor_count#Microprocessors

Le 6502 : 4528
Le 68000 : 68000 
L'ARM 1 : 25000

En se basant sur le coût de production du 6502 pour son nombre de transistor, 5 dollars pour MOS, un 65000 avec 25000 transistors serait à un tout petit peu moins que 28 dollars.
J'étais partit dans la première version à 35 dollars (mais je me suis dit que c'était surement trop bas. Je me trompais).
Je pense que je vais éditer tout ça.

[Invité]

Pourquoi pas. Par contre, je tiens à ce que ces registres puissent être regroupés par 2. Ce que j'ai lu sur le Z80 et suivant, c'est que c'était une fonction particulièrement appréciée par les programmeurs et si j'ai bien compris cette série de processeur était quasiment la seule à l'avoir.

Ouais mais si les registre font 32 bits , ça n'apporte rien d'avoir du 64 bits.
Effectivement sur le z80 c'est bien parce que avec 8 bits , tu fais pas grand chose avec et pour adresser toute la RAM 8 bits n'est pas assez et 16 bits et largement suffisant (pour l'époque).

Voilà une explication des avantage de passer du 8,16,32,64 bits :
8 bits = on peut stocker un nombre de 0 à 255 (ce qui est assez limitant   ).
16 bits = 0 à 65 536 (largement suffisant pour l'époque).
32 bits = 0 à 4 294 967 295 (utile pour adresser plus que 64ko de RAM et pour les rares calcul demandant un gros nombre).
64 bits = 0 à 8,446,744,073,709,551,615 ( aucun intérêt en soi , on est passé aux 64 bits pour avoir plus de 4 Go de RAM).

Merci pour cette lecture. Je n'ai, pour l'instant lu que brièvement. Mais, dès le début le créateur du sujet explique que le 68000 est presque un RISC. Il explique que les instructions du 68000 sont en fait plus des description d'un nombre de petite instruction à exécuter dans un ordre précis que de vraie instruction gravées dans le silicium. Les petites instructions (le set de base) elles sont les seules à être gravé dedans. J'ai mal compris ?

Oui les proc RISC a était créer en partie sur l'étude du 68k.
Oui j'ai pas tout lu mais de toute façon sir le 68k fait 40000 transistor ,c'est obligé qu'il y'a une réutilisation pour plusieurs instruction.

[babsimov]

Pourquoi pas. Par contre, je tiens à ce que ces registres puissent être regroupés par 2. Ce que j'ai lu sur le Z80 et suivant, c'est que c'était une fonction particulièrement appréciée par les programmeurs et si j'ai bien compris cette série de processeur était quasiment la seule à l'avoir.

Ouais mais si les registre font 32 bits , ça n'apporte rien d'avoir du 64 bits.
Effectivement sur le z80 c'est bien parce que avec 8 bits , tu fais pas grand chose avec et pour adresser toute la RAM 8 bits n'est pas assez et 16 bits et largement suffisant (pour l'époque).

Voilà une explication des avantage de passer du 8,16,32,64 bits :
8 bits = on peut stocker un nombre de 0 à 255 (ce qui est assez limitant   ).
16 bits = 0 à 65 536 (largement suffisant pour l'époque).
32 bits = 0 à 4 294 967 295 (utile pour adresser plus que 64ko de RAM et pour les rares calcul demandant un gros nombre).
64 bits = 0 à 8,446,744,073,709,551,615 ( aucun intérêt en soi , on est passé aux 64 bits pour avoir plus de 4 Go de RAM).

Merci pour les explications.
Et si on laissait 24 registres, mais 16 bit pouvant être regroupés par 2 en 32 bits ? Comme ça, ça ferait 12 registres multiusage 32 bit et/ou 24 registres 16 bit mulitusage et/ou une combinaison de registres 32 bit et 16 bit selon les besoins du programmeur ?

Un sujet intéressant sur le 68000, beaucoup d'informations :
https://en.wikipedia.org/wiki/Talk%3AMotorola_68000

Notamment qu'en fait en interne il n'aurait qu'un ALU 16 bit utilisé deux fois minimum par chaque instruction. Le véritable 32 bit interne serait le 68020. A un moment il est dit que le 65816 était mieux sur plusieurs points. Il faudra que je relise tout ça.

Merci pour cette lecture. Je n'ai, pour l'instant lu que brièvement. Mais, dès le début le créateur du sujet explique que le 68000 est presque un RISC. Il explique que les instructions du 68000 sont en fait plus des description d'un nombre de petite instruction à exécuter dans un ordre précis que de vraie instruction gravées dans le silicium. Les petites instructions (le set de base) elles sont les seules à être gravé dedans. J'ai mal compris ?

Oui les proc RISC a était créer en partie sur l'étude du 68k.
Oui j'ai pas tout lu mais de toute façon sir le 68k fait 40000 transistor ,c'est obligé qu'il y'a une réutilisation pour plusieurs instruction.

C'est très intéressant ça pour le RISC. Alors en fait, sans le savoir, j'avais un peu eu la même démarche que Motorola pour le 65000 ? J'aurais du être ingénieur 

Le sujet sur le 68000 que j'ai indiqué juste au dessus revient sur le nombre de transistors. Il semble que ce soit autour de 68000, mais rien n'est vraiment établi. Ils parlent aussi de 70000. Ce que j'évoquais pour le nom 68000 basé sur le chiffre 68 est aussi évoqué et parait un peu plus crédible.

[Invité]

Merci pour les explications.
Et si on laissait 24 registres, mais 16 bit pouvant être regroupés par 2 en 32 bits ? Comme ça, ça ferait 12 registres multiusage 32 bit et/ou 24 registres 16 bit mulitusage et/ou une combinaison de registres 32 bit et 16 bit selon les besoins du programmeur ?

De mon expérience de programmeur , ça n'aurait pas apportait quelque chose de significatif par rapport aux contraintes de faire ce que tu propose (plus de transistors pour ça et difficulté niveau opcode et donc des instructions).
Je reste sur ma position de 16 registres généraux de 32 bits , ça aurait était parfait  

Notamment qu'en fait en interne il n'aurait qu'un ALU 16 bit utilisé deux fois minimum par chaque instruction. Le véritable 32 bit interne serait le 68020. A un moment il est dit que le 65816 était mieux sur plusieurs points. Il faudra que je relise tout ça.

C'est connu par les programmeurs du M68000 , les calculs 32 bits prenait deux fois plus de temps ,donc il était conseillé de faire du 16 bits le plus possible :)

C'est très intéressant ça pour le RISC. Alors en fait, sans le savoir, j'avais un peu eu la même démarche que Motorola pour le 65000 ? J'aurais du être ingénieur 

Et moi j'aurais peut être programmer sur Amiga à l'époque  

Le sujet sur le 68000 que j'ai indiqué juste au dessus revient sur le nombre de transistors. Il semble que ce soit autour de 68000, mais rien n'est vraiment établi. Ils parlent aussi de 70000. Ce que j'évoquais pour le nom 68000 basé sur le chiffre 68 est aussi évoqué et parait un peu plus crédible.

Oui donc difficile de savoir le nombre du transistor de M68000 , il faut savoir que Motorola gonflé surement les prix aussi.

[babsimov]

Je pense que je vais ajouter que le 65000 est prévu pour la gestion de la mémoire virtuelle (comme le 68010), puisque la cible c'est les stations UNIX ? Il aura aussi sa MMU dès le départ je pense et son coprocesseur mathématique. Celui ci pourrait intégrer la div et mul, au lieu que ce soit le 65000.

Et je vais peut être revoir à la hausse le nombre de transistors, puisqu'il coûte moins cher à produire que ce que j'envisageais au départ.

Pour les 45 dollars que j'avais indiqué à l'origine, nous serions à 40752 transistors, soit 15752 de plus utilisables. On peut imaginer que les 24 registres 32 bit rentrent dans ce cas, la div et mul aussi ? Des fonctions de MMU ? Et on serait en dessous des supposés 68000 transistors du 68000 (et un peu au dessus des 40000 cité sur la page de l'ARM pour le 68000).

Ou on reste sur 25000 transistors et je baisse les tarifs de la gamme (j'ai déjà baissé le prix de production). On pourrait faire un compromis à 30000 transistors. Si tu peux donner le décompte de transistor de ton set d'instruction ce serait sympa. Ajoute une div et mul en plus si tu veux pour voir combien ça coûterait en transistor en plus.

Au fait, le 68000 dans l'article que j'ai lu, c'est 1MIPS à 8 mhz semble t il. Donc la version du 65000 à 1 mhz serait équivalente à un 68000 à 8 mhz, soit 8 fois plus performant !

D'ailleurs les versions à plus de 1 mhz ne devraient t elle pas avoir un cache interne, puisque si je comprends bien, à 2,3 et 4 mhz, c'est 2,3,4 instructions par cycle ?

Ca a du sens une FPU ou DSP RISC ? Je n'ai pas encore déterminé si le DSP est viable face à une FPU.

De même MOS produira lui même ses composants mémoire.

[babsimov]

Merci pour les explications.
Et si on laissait 24 registres, mais 16 bit pouvant être regroupés par 2 en 32 bits ? Comme ça, ça ferait 12 registres multiusage 32 bit et/ou 24 registres 16 bit mulitusage et/ou une combinaison de registres 32 bit et 16 bit selon les besoins du programmeur ?

De mon expérience de programmeur , ça n'aurait pas apportait quelque chose de significatif par rapport aux contraintes de faire ce que tu propose (plus de transistors pour ça et difficulté niveau opcode et donc des instructions).
Je reste sur ma position de 16 registres généraux de 32 bits , ça aurait était parfait   

Plus de transistors ?
Je note ta position et j'attends les éventuels avis pour me prononcer.

Notamment qu'en fait en interne il n'aurait qu'un ALU 16 bit utilisé deux fois minimum par chaque instruction. Le véritable 32 bit interne serait le 68020. A un moment il est dit que le 65816 était mieux sur plusieurs points. Il faudra que je relise tout ça.

C'est connu par les programmeurs du M68000 , les calculs 32 bits prenait deux fois plus de temps ,donc il était conseillé de faire du 16 bits le plus possible :)

D'accord. Alors le 65000 une ALU 32 bit directement ou pareil ? A mon sens l'ALU 16 bit unique devait réduire le coût et faciliter le travail puisque le bus était en 16 bit. Avoir une ALU 32 bit aurait de tout façon ralentit l'accès mémoire non ? Le résultat devant être envoyé en deux fois ? 
Comme le 65000 exécute ses instructions en 1 cycle, avec une ALU 16 bit comme le 68000, il aurait malgré tout toujours été plus performant même en 32 bits ?

C'est très intéressant ça pour le RISC. Alors en fait, sans le savoir, j'avais un peu eu la même démarche que Motorola pour le 65000 ? J'aurais du être ingénieur  

Et moi j'aurais peut être programmer sur Amiga à l'époque   

Ben quoi, j'ai pas le niveau d'un ingénieur ? 
Je trouve ça blessant 

Le sujet sur le 68000 que j'ai indiqué juste au dessus revient sur le nombre de transistors. Il semble que ce soit autour de 68000, mais rien n'est vraiment établi. Ils parlent aussi de 70000. Ce que j'évoquais pour le nom 68000 basé sur le chiffre 68 est aussi évoqué et parait un peu plus crédible.

Oui donc difficile de savoir le nombre du transistor de M68000 , il faut savoir que Motorola gonflé surement les prix aussi.

Oui clairement pour les prix. Quand on voit le rabais qu'ils ont fait sur le 6800 quand le 6502 est sortit. Mais MOS avait aussi une meilleure technique de gravure que Motorola, grâce à Bill Mesh. Ils avaient beaucoup moins de pertes lors de la fabrication.

[TotOOntHeMooN]

Voilà une explication des avantage de passer du 8,16,32,64 bits :
8 bits = on peut stocker un nombre de 0 à 255 (ce qui est assez limitant   ).
16 bits = 0 à 65 535* (largement suffisant pour l'époque).
32 bits = 0 à 4 294 967 295 (utile pour adresser plus que 64ko de RAM et pour les rares calcul demandant un gros nombre).

Sachant que pour adresser la mémoire, 20/24 bits était souvent une option à l'époque pour réduire le nombre de pins.

* Classique

[babsimov]

Voilà une explication des avantage de passer du 8,16,32,64 bits :
8 bits = on peut stocker un nombre de 0 à 255 (ce qui est assez limitant   ).
16 bits = 0 à 65 535* (largement suffisant pour l'époque).
32 bits = 0 à 4 294 967 295 (utile pour adresser plus que 64ko de RAM et pour les rares calcul demandant un gros nombre).

Sachant que pour adresser la mémoire, 20/24 bits était souvent une option à l'époque pour réduire le nombre de pins.

* Classique

Merci de la précision. Mais, là nous parlons d'une cible station de travail au départ. Le 65000 n'est pas du tout pour le grand public, ça c'est le 6502. Ce n'est que dans le milieu des années 80 qu'ils deviendra grand public.

Dirait tu qu'il faudrait limiter le bus mémoire sur le C65 ? En plus ça pourrait servir à écouler les 65000 défectueux qui n'ont pas passé les tests d'adressage mémoire ? Ce qui réduirait le coût de production non ?
Je sais j'utilise souvent l'astuce du rebus, mais ça me parait une bonne astuce ?

[TotOOntHeMooN]

Merci de la précision. Mais, là nous parlons d'une cible station de travail au départ. Le 65000 n'est pas du tout pour le grand public, ça c'est le 6502. Ce n'est que dans le milieu des années 80 qu'ils deviendra grand public.

Le pin-count est un problème qui n'est pas limité aux CPU grand publique. D'ailleurs, avec 24-bits tu adresses 16Mo de RAM ... Autant dire que ce n'était pas le commun des mortels qui avait ça en 1978 !

[babsimov]

Merci de la précision. Mais, là nous parlons d'une cible station de travail au départ. Le 65000 n'est pas du tout pour le grand public, ça c'est le 6502. Ce n'est que dans le milieu des années 80 qu'ils deviendra grand public.

Le pin-count est un problème qui n'est pas limité aux CPU grand publique. D'ailleurs, avec 24-bits tu adresses 16Mo de RAM ... Autant dire que ce n'était pas le commun des mortels qui avait ça en 1978 !

Le 68000 avait 24 bit d'adresse si j'ai bien vu. Le 65000 vise une gamme qui n'est pas pour le commun des mortels, mais les stations de travail. Et je pense que c'était aussi pour la mémoire virtuelle sous UNIX.

J'ai tendance à penser que faire moins sur ce marché n'aurait pas été jugé "professionnel".

[TotOOntHeMooN]

C'est bien...

[babsimov]

C'est bien...

Qu'est ce que t'en pense d'avoir une version avec moins d'adressage pour le C65 ? L'option rebut ? Par exemple adresser 8 MO maxi, déjà pas mal pour un particulier en 1985, ou même une petite entreprise (combien en adressage ça ?).

Si tu as le temps, pourrais tu regarder la longue réponse que j'ai fait un peu plus haut avec beaucoup de questions sur lesquels des avis de connaisseurs seraient les bienvenus.

Le 65816 avait un bus 24 bit
https://en.wikipedia.org/wiki/WDC_65C816
Le Z8000
https://en.wikipedia.org/wiki/Zilog_Z8000

Il disent 23 bit, puis 24 bit et ils expliquent que 24 bit c'est 8 méga (pas 16) erreur de leur part ?

[Invité]

Pour les 45 dollars que j'avais indiqué à l'origine, nous serions à 40752 transistors, soit 15752 de plus utilisables. On peut imaginer que les 24 registres 32 bit rentrent dans ce cas, la div et mul aussi ? Des fonctions de MMU ? Et on serait en dessous des supposés 68000 transistors du 68000 (et un peu au dessus des 40000 cité sur la page de l'ARM pour le 68000).

Tu y tient a ces 24 registres
D'ailleurs c'est un chiffre un peu étrange , je me demande si l'ARM2 ne faisait pas 16 registre de data et 8 d’adresse ?
En tout cas sur cette configuration ça se tient plus.

Ca a du sens une FPU ou DSP RISC ? Je n'ai pas encore déterminé si le DSP est viable face à une FPU.

Oui bien sur , quand on parle d'instruction simple , c'est pas qu'il ne sait faire que l'addition hein
On parle d'instruction complexe comme, par exemple le RISC s'interdit que l'addition puisse lire la RAM (d'où pourquoi il faut obligatoire un nombre de registre conséquent sur les proc RISC).
Alors que les processeur CISC le permette que n'importe quel instruction lis/écrit sur la ram

Du coup en instruction assembleurs ça donnerai unt truc comme ça :
Un code CISC:

Code:


Load r0,ma variable1
add  r1,mavariable2


Un code RISC :

Code:


Load r0,ma variable1
Load r1,ma variable2
add  r1,r0


Les processeurs RISC en tendance à avoir des opcodes fixe (genre par exemple le MIPS fait toujours 4 octets) , sur le 65000 il sera tjs sur 2 octet (et quelque instructions sur 4 octets).
Les processeurs RISC peuvent se pipeliner plus facilement que les procs CISC.
Le proc RISC est pensé pour optimiser le set d'instruction , donc on vite en général les instructions rarement utilisé (d'où pourquoi le RISC est plus basique) , par exemple le x86 a des instruction pour gerer du texte en ASCII,comme c'est particulier en RISC on ne le met pas

[babsimov]

Pour les 45 dollars que j'avais indiqué à l'origine, nous serions à 40752 transistors, soit 15752 de plus utilisables. On peut imaginer que les 24 registres 32 bit rentrent dans ce cas, la div et mul aussi ? Des fonctions de MMU ? Et on serait en dessous des supposés 68000 transistors du 68000 (et un peu au dessus des 40000 cité sur la page de l'ARM pour le 68000).

Tu y tient a ces 24 registres  
D'ailleurs c'est un chiffre un peu étrange , je me demande si l'ARM2 ne faisait pas 16 registre de data et 8 d’adresse ?
En tout cas sur cette configuration ça se tient plus.

Pour les 24 registres, comme déjà dit, c'est surtout pour avoir plus que le 68000.

J'ai trouvé un article sur l'ARM1 et hasard, il a un peu moins de 25000 transistor. Et il visait 1,5 fois la puissance d'un VAX (version 32 bit du PDP11). Je vous promet que j'ignorais tout ça quand j'ai commencé à imaginer le 65000. Comme quoi la démarche de Chuck Peedle aurait pu être la bonne. Le VAX date de 1977. Lui il se serait basé sur le PDP11 (comme le 68000), tout en ayant des performances équivalente ou supérieur au VAX. Dans cette Uchronie le 65000 avait tout pour réussir.
https://en.wikichip.org/wiki/acorn/microarchitectures/arm1

Niveau registre 25. 16 utilisateurs et 9 superviseur (d'ailleurs si on peut me dire la différence entre ces deux modes ?). C'est aussi un sujet pour apprendre des choses.

Ca a du sens une FPU ou DSP RISC ? Je n'ai pas encore déterminé si le DSP est viable face à une FPU.

Oui bien sur , quand on parle d'instruction simple , c'est pas qu'il ne sait faire que l'addition hein  
On parle d'instruction complexe comme, par exemple le RISC s'interdit que l'addition puisse lire la RAM (d'où pourquoi il faut obligatoire un nombre de registre conséquent sur les proc RISC).
Alors que les processeur CISC le permette que n'importe quel instruction lis/écrit sur la ram

Alors ce sera peut être une FPU RISC et un DSP RISC qui se complètent (et le DSP pour le C65). Le DSP ayant les instructions de calcul les plus "simple" et le FPU celles pour les calculs plus avancé ? Ca se tient ?
Un DSP ne devrait il pas plutôt être pour des calculs plus avancés ? Il me semblait que c'était des maths très spécialisée dans un DSP ? 
Cependant avoir un DSP dans le C65 me plairait énormément (à la place du SID).

Du coup en instruction assembleurs ça donnerai unt truc comme ça :
Un code CISC:

Code:


Load r0,ma variable1
add  r1,mavariable2


Un code RISC :

Code:


Load r0,ma variable1
Load r1,ma variable2
add  r1,r0


Les processeurs RISC en tendance à avoir des opcodes fixe (genre par exemple le MIPS fait toujours 4 octets) , sur le 65000 il sera tjs sur 2 octet (et quelque instructions sur 4 octets).
Les processeurs RISC peuvent se pipeliner plus facilement que les procs CISC.
Le proc RISC est pensé pour optimiser le set d'instruction , donc on vite en général les instructions rarement utilisé (d'où pourquoi le RISC est plus basique) , par exemple le x86 a des instruction pour gerer du texte en ASCII,comme c'est particulier en RISC on ne le met pas

Je pense avoir compris la différence, merci pour l'exemple.

[Invité]

Pour les 24 registres, comme déjà dit, c'est surtout pour avoir plus que le 68000.

J'ai trouvé un article sur l'ARM1 et hasard, il a un peu moins de 25000 transistor. Et il visait 1,5 fois la puissance d'un VAX (version 32 bit du PDP11). Je vous promet que j'ignorais tout ça quand j'ai commencé à imaginer le 65000. Comme quoi la démarche de Chuck Peedle aurait pu être la bonne. Le VAX date de 1977. Lui il se serait basé sur le PDP11 (comme le 68000), tout en ayant des performances équivalente ou supérieur au VAX. Dans cette Uchronie le 65000 avait tout pour réussir.
https://en.wikichip.org/wiki/acorn/microarchitectures/arm1

Niveau registre 25. 16 utilisateurs et 9 superviseur (d'ailleurs si on peut me dire la différence entre ces deux modes ?). C'est aussi un sujet pour apprendre des choses.

Ouais donc l'ARM n'a pas 24 registre multi usage , je trouvais ça étrange ,donc 16 registre généraux et 9 pour le superviseur , d’ailleurs assez marrant parce que il mette :

Pipeline
Very simple
3-stage

Exactement ce que javais en tête pour le 65000 , une pipeline de 3 étages :)

Pour le Supervisor ,c'est un mode pour les OS , comme ça il peuve controler ce que fait les programmes User (peut être que ça peut servir de "MMU" ? ), dans le sens controler les acces ram des programmes

[babsimov]

Pour les 24 registres, comme déjà dit, c'est surtout pour avoir plus que le 68000.

J'ai trouvé un article sur l'ARM1 et hasard, il a un peu moins de 25000 transistor. Et il visait 1,5 fois la puissance d'un VAX (version 32 bit du PDP11). Je vous promet que j'ignorais tout ça quand j'ai commencé à imaginer le 65000. Comme quoi la démarche de Chuck Peedle aurait pu être la bonne. Le VAX date de 1977. Lui il se serait basé sur le PDP11 (comme le 68000), tout en ayant des performances équivalente ou supérieur au VAX. Dans cette Uchronie le 65000 avait tout pour réussir.
https://en.wikichip.org/wiki/acorn/microarchitectures/arm1

Niveau registre 25. 16 utilisateurs et 9 superviseur (d'ailleurs si on peut me dire la différence entre ces deux modes ?). C'est aussi un sujet pour apprendre des choses.

Ouais donc l'ARM n'a pas 24 registre multi usage , je trouvais ça étrange ,donc 16 registre généraux et 9 pour le superviseur.

Attention, j'ai écris en néophyte, 24 c'est un chiffre qui m'avait semblé bien et comme l'ARM en avait à peu près autant je m'étais dis que vu le nombre de transistor que j'avais marqué, c'était "crédible".

Pipeline
   Very simple
   3-stage

Exactement ce que javais en tête pour le 65000 , une pipeline de 3 étages :)

Alors 3 étages, ça me parle pas du tout (c'est d'ailleurs pour ça que j'ai pas épilogué en disant pipeline simplement.

Pour le Supervisor ,c'est un mode pour les OS , comme ça il peuve controler ce que fait les programmes User (peut être que ça peut servir de "MMU" ? ), dans le sens controler les acces ram des programmes 

Je n'ai pas les connaissances pour répondre. 


http://alanclements.org/68kusersupervisor.html


A un moment ça semble quand même indiquer que le 68000 bien qu'il est le mode superviseur (il démarre dans ce mode), ça le dispense pas d'une MMU pour la protection mémoire. D'ailleurs SUN créera une MMU propriétaire tant que Motorola n'aura pas fait la sienne.

[Invité]

Je n'ai pas les connaissances pour répondre.


http://alanclements.org/68kusersupervisor.html


A un moment ça semble quand même indiquer que le 68000 bien qu'il est le mode superviseur (il démarre dans ce mode), ça le dispense pas d'une MMU pour la protection mémoire. D'ailleurs SUN créera une MMU propriétaire tant que Motorola n'aura pas fait la sienne.

Merci pour le lien , je lirais ça avec attention ,vu que je suis passé un peu a coté de ça a vrai dire :)

Alors 3 étages, ça me parle pas du tout (c'est d'ailleurs pour ça que j'ai pas épilogué en disant pipeline simplement.

C'est une façon de diviser l'éxécution des instructions , le Pentium4 on avait 31 par exemple  
Par exemple pour faire une addition , un processeur fait plusieurs étage :
-chercher l'instruction
-la décoder
-lire les registres
-l'executer (donc faire l'addition)
-écrire sur le registre
chaque processeur divise ça comme ils veulent ( il peuvent rajouter pour faire certaine optimisation).

Il y'a des avantages de faire une pipeline longue (pour augmenter la fréquence) et des inconvénient ( si le processeur se bloque l'attende sera douloureuse ).
Je t'avais dit que Intel montait en fréquence grâce à cela , mais ça n 'augmente que de façon théorique les chiffres parce que à 31 étage ,tu ne peux quasiment plus rien paralléliser , donc tu atteindra plus difficilement les 1 instruction/cycle.
En général une pipeline correct c'est 5-8 étages (moins c'est bien mais vraiment pas faisable sur des fréquences plus grande) pour ça que le PowerPC , PA-RISC , MIPS , Sparc ne montait pas comme des bourrin en fréquence ,et préférer bossait sur des pipeline plus courte et donc plus facile à optimiser.